ISRC 서울대학교 반도체공동연구소

표준공정

ISRC 0.5um CMOS 표준공정

서울대학교 반도체 공동연구소(ISRC)의 표준 공정은 두 가지 방법으로 이용이 가능하다.
첫째는 전체의 공정을 독자적으로 이용한 설계 시스템과 MPC(Multi Project Chip)의 일부로 표준공정을 이용할 수 있다.

1990년 3.0㎛ CMOS 표준 공정을 확립하였고, 그 다음해인 1991년에는 1.5㎛ CMOS공정을 확립하였다.
확립된 표준 공정을 통하여 총 26회에 걸쳐 1.5㎛ CMOS 공정을 기본으로 하여 Mask를 공유할 수 있는 MPC를 진행하였다.
2004년 초 연구소의 0.5㎛ CMOS 공정이(double-metal, dual-poly) set-up된 이후 2004년 하반기에 시작된 NT-IT MPC가 0.5㎛ CMOS 공정을 기본으로 E-beam 과 mix & match되어 70nm급 NMOS/MEMS소자 MPC가 진행되었다.

현재 ISRC의 CMOS공정 라인의 경우 6“공정의 수요와 CMOS 라인의 공간확보를 위해 2011년 4월에 4”설비의 Fab.closed가 이루어졌다.
과거에 진행되었던 0.5um CMOS 표준공정의 process flow는 아래와 같다.

지금은 0.5um CMOS 공정을 4“로 진행 할 수 없지만, 6”공정으로 진행 할 수 있다.

※ 0.5um CMOS Structure (2 Metal)
  • 0.5㎛ CMOS 표준공정 관련 문의
  • 지상엽 02)880-5458 syj@snu.ac.kr